每日一题—0717

asdfeidian

在电路中使用clock gate的时候需要注意什么？
注意时序和驱动能力。

为什么？
1。clock gating 用lib cell, 就不用管时序了，
2。 为什么要注意驱动能力？

zhanliwang

这应该都是后端考虑的问题

美少女

回复 2# 伽偌


   dgset q

tam81

ESD的2000V是指接触前的静电电荷产生的电压，ESD放电过程是电荷放电，到芯片PIN端的电压已经被钳位到安全电压了。