关于采样保持中运放两个输出端共模电平误差的疑问~~~

fashion612 · 发表于 2012-7-17 09:45:46

可能是VOS大了,MISMATCH造成的.

liny90626 · 发表于 2012-7-17 23:19:35

可以先接成缓冲器的形式...测一下输入失调看看是否是由器件不匹配引起还是由共模反馈引起...

rainman9112000 · 发表于 2012-7-30 21:24:13

回复 1# neal2007

楼主，我最近对SHA仿真时发现，在保持相时，虽然输出差分电压基本满足精度要求，但输出的单端电压存在明显的不对称，而且输出的共模电压要比理想值高出100mV。我是在输入端加入一对直流电平进行仿真的，电压差为最大摆幅。
不知道是否碰到过这种问题？

whulaisla · 发表于 2012-7-30 22:45:48

我上次因为后仿DC点不对修改版图花了一天半时间。如果不是仿真软件的原因那就是是版图差分信号线不对称，修改下版图是可以调到1mV以内的。

[求助] 关于采样保持中运放两个输出端共模电平误差的疑问~~~