如何估算模块版图大小

大力射门 · 发表于 2012-7-13 10:53:45

回复 9# damonzhao

版主功力深厚

question23 · 发表于 2012-7-13 11:14:37

回复 1# 大力射门

如果有电路图，pcell，那面积估算很容易。所有器件面积加起来，然后除以利用率。cadence内部也有一个skill函数可以做估算。

half_honey · 发表于 2012-7-13 21:00:50

回复 8# 大力射门

必须的如果要求cross-couple 那更要多留点面积

loopgain · 发表于 2012-7-15 15:30:31

先估计尺寸大的，包括Powe MOS, PAD等

Rucas · 发表于 2012-7-18 17:38:40

我一般都是把所有器件面积加起来再除以0.8

chaojixin · 发表于 2012-7-19 11:04:31

学习了啊！

MRzhou · 发表于 2012-7-25 23:15:08

真厉害啊·······

dinggo · 发表于 2012-7-26 09:14:19

模块，直接layout xl出来，把器件摆在一起，乘以一个系数（这个看经验），也可以采用数字布线的
布线密度稍做修改，就ok了；一般还是很准的

lanlan860207 · 发表于 2012-7-26 17:39:26

1，先了解此模块的电路主题部分，大面积器件是哪部分？采用何种匹配方式，dummy器件？
2，模块的电流是否需要很宽的POWER,GROUND走线，有无特殊信号线需要屏蔽？
3，注意工艺不同电位的井间距一般相对较大？
4，模块内部的走线应该还好，面积主要在于器件

Tim_yu · 发表于 2012-7-26 22:47:48

与之前相似的计划对比下就好了....

[求助] 如何估算模块版图大小