FAT16读写，SD卡的SD模式操作，verilog硬件

金包子 · 发表于 2015-7-28 16:43:52

谢谢分享

qweww · 发表于 2015-8-9 22:32:26

楼主好人啊

yanlinjay · 发表于 2015-8-14 18:44:05

spi模式一直有问题……试试看看这个

fkl523 · 发表于 2015-8-24 21:46:37

看楼主的代码，对SD模式的时序操作都是，sd_clk的下降沿设置数据，并且同样的sd_clk的下降沿锁存卡返回的数据，为什么是这种时序呢？
QQ截图20150824213930.jpg

我根据协议自己写的代码，用sd_clk的下降沿设置数据，但是用sd_clk的上升沿锁存卡返回的数据，但是这样的结果是SD卡数据很不稳定，有时，一个sd_clk周期卡会返回两个数据，具体见我的帖子：http://bbs.eetop.cn/thread-564016-1-1.html

但我的理解是FPGA何时锁存卡返回的数据应该对卡返回数据是否稳定，是没影响的啊。哪位能解释一下“sd_clk的下降沿设置数据，并且同样的sd_clk的下降沿锁存卡返回的数据”吗？

明天试试将我的程序改个沿，看看如何。

opqfeixue122 · 发表于 2015-8-25 13:27:46

感谢分享。

zhuwas_ee · 发表于 2015-10-13 14:20:07

是纯fpga实现？

zhuwas_ee · 发表于 2015-10-13 14:35:22

楼主能否把写的部分也共享出来啊？

chengbaibai · 发表于 2015-12-8 16:51:18

很好谢谢

chengbaibai · 发表于 2015-12-10 15:55:11

很好看看

admiration123 · 发表于 2020-2-29 18:14:50

下载下来看看，谢谢楼主

[资料] FAT16读写，SD卡的SD模式操作，verilog硬件

站长推荐 /2