Xilinx 7系列FPGA使用之CLB探索【再续】

tony_bian2012 · 发表于 2012-8-17 20:33:38

good good good

lstarsoul · 发表于 2012-8-19 17:39:13

器件更新得好快，只用过V6，芯片的结构很重要，优化过后的设计性能比简单实现好很多，也许这也是高级工程师跟初级工程师的一个区别吧

dddk · 发表于 2012-8-21 23:02:29

大部分时间用不上，但是关键时候，可以体现个人功底！不错！

murphy522 · 发表于 2012-8-28 22:34:00

大多数FPGA都是基于LUT //

XILINX 的好像都是固定的。 Altera 的 V系列可以自适应。

各有各的好。不解释。

sinicic · 发表于 2012-9-1 14:44:30

感谢感谢！！

kyml · 发表于 2012-9-17 13:05:03

我也都忽略了multiplexer這部分, 感謝分享!!

snpy1 · 发表于 2012-9-26 18:57:35

谢谢楼主

lujin0808 · 发表于 2012-11-18 10:03:28

很好的内容！

xidianuser · 发表于 2012-12-13 22:02:55

我想要学习一下。

suifeng654456 · 发表于 2012-12-19 16:47:55

综合来讲，应该是能用同一个slice内的资源，尽量不用别的资源，这样可以做到延时最小，并且面积最小

账号		自动登录	找回密码
密码			注册

[活动] Xilinx 7系列FPGA使用之CLB探索【再续】