设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › 模数混合版图LVS遇到的问题，求大神相助~ ...
返回列表 发新帖
查看: 2680|回复: 8

模数混合版图LVS遇到的问题，求大神相助~

[复制链接]
tixiemuou
发表于 2012-6-14 15:22:18 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
一块模数混合上华0.5工艺下的版图，有数字部分、ADC、DAC和放大器等几个模块，数字部分、pad以及和其他ADC等模块连线的版图均为综合布局布线生成，在进行LVS时，各个模块单独LVS均通过，连在一起无法通过，不知是何原因导致，有何解决办法？

如:将其余模拟模块均box，只留下数字部分和一个放大器模块，进行lvs，layout生成的layout.sp中则丢失该放大器模块的网表信息，因此lvs中会有missing instance的错误，电路上有该放大器模块，而版图上没有；如果将该模块BOX起来再进行LVS，则layout.sp中会有该放大器模块的网表。
这是何缘故？
lvs, 模数混合
截图00.png
QQ截图20120614145632.png

相关帖子
回复

举报

cddl
发表于 2012-6-15 23:52:26 | 显示全部楼层
说的太笼统，报错是连线还是器件不被认识？看看INFOMATION说的什么。既然模块通过LVS，应该是TOP连线。注意数字部分有很多相似的部分，在这里有一条线连错会导致大量错误信息产生。
题外话，ADC部用的是自动布线？胆子不小呀！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

tixiemuou
 楼主| 发表于 2012-7-5 10:36:31 | 显示全部楼层
回复 2# cddl

ADC 当然是自己画的啦~~
回复 支持 反对

举报

tixiemuou
 楼主| 发表于 2012-7-5 10:46:17 | 显示全部楼层
回复 2# cddl


这样说看明白否

就是 当在calibre的规则lvs.calibre中加入语句LVS BOX AMP_OUT时，进行LVS，由版图抽出的.SP网表中，会有 如下图
截图00.png
这样是正确的~
但是在lvs。calibre中去掉LVS BOX AMP_OUT时，LVS抽出的版图的.SP网表中则丢失上图所示的语句
从而导致如下图的错误
截图01.png    
此种错误有可能是由哪些原因导致的呢？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

tixiemuou
 楼主| 发表于 2012-7-5 12:23:31 | 显示全部楼层
回复 5# zhq415758192


也遇到过呀？
那是如果解决的呢？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

vividsoft
发表于 2012-7-9 17:23:28 | 显示全部楼层
表示没用过calibre
路过参观！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

tixiemuou
 楼主| 发表于 2012-7-10 11:05:10 | 显示全部楼层
回复 8# vividsoft

多谢围观·~
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-8 15:46 , Processed in 0.056005 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表