在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: aguest

Kluwer - The Verilog Hardware Description Language, 5th Edition

[复制链接]
头像被屏蔽
发表于 2008-6-11 15:53:08 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
头像被屏蔽
发表于 2008-6-11 16:58:36 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
头像被屏蔽
发表于 2008-6-11 17:00:19 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
头像被屏蔽
发表于 2008-6-11 17:16:15 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
头像被屏蔽
发表于 2008-6-11 17:19:11 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-6-12 12:04:14 | 显示全部楼层
xie xie le ,
发表于 2008-6-12 13:13:34 | 显示全部楼层
very good
发表于 2008-6-12 15:00:14 | 显示全部楼层

Kluwer - The Verilog Hardware Description Language, 5th Edition

Kluwer - The Verilog Hardware Description Language, 5th Edition
发表于 2008-6-12 21:50:42 | 显示全部楼层
it's so good!
thank you
发表于 2008-6-12 21:52:39 | 显示全部楼层
VHDL数字系统设计与高层次综合VHDL数字系统设计与高层次综合???
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-10 14:53 , Processed in 0.026819 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表