always实现组合逻辑.常用吗？

yunwang2008

这个要看 公司或者个人的 code stytle , 我个人推荐 不要用 always 实现组合逻辑， assign 可以实现 任何组合逻辑，always 用来实现 时序逻辑很好。

cccc000000

在你这个例子中，always和assign没有任何区别。在一般的例子中，always常用if-else和case，而assign中只能用 ...
Timme 发表于 2012-5-30 23:20

                               
登录/注册后可看大图

   这两种语句的实际组合电路模型不一样吗？还是说仿真结果不一样？

tigerajs

回复 1# forlsy


    其实真的无所谓的

Timme

这两种语句的实际组合电路模型不一样吗？还是说仿真结果不一样？
cccc000000 发表于 2012-9-9 17:12

                               
登录/注册后可看大图

仿真结果（验证结果）不一样。可能导致RTL仿真通过，而实际电路/后仿结果不通过。换句话说，带不定态插入/不定态终止的RTL代码不利于验证。

不定态终止范例：

1. 
   
2. 
   
3. always@(*)
   
4.   if(A)
   
5.     Y = B;
   
6.   else
   
7.     Y = C;
   
8. 
   
9. 
   

复制代码

当A为不定态时击中else，Y为C。输入有不定态，输出无不定态，即不定态终止。

不定态插入范例：

1. 
   
2. 
   
3. always@(*)
   
4.   case(A[1:0])
   
5.      2'b00 : Y = B;
   
6.      2'b01 : Y = C;
   
7.      2'b10 : Y = D;
   
8.      default : Y = 'bx;
   
9.   endcase
   
10. 
    
11. 
    

复制代码

当A为2'b11时，Y为不定态。输入无不定态，输出有不定态，即不定态插入。

以上两种都不利于RTL验证。

timchen0716

回复 24# Timme

解释的很好！
但是个人觉得一般还是会采用第一种写法。

dddk

某些情况下always写的组合逻辑可读性更强吧，而assign更加简洁，但某些情况下可读性差。
禅师1988 发表于 2012-5-29 21:51

                               
登录/注册后可看大图

同感

dddk

仿真结果（验证结果）不一样。可能导致RTL仿真通过，而实际电路/后仿结果不通过。换句话说，带不定态 ...
Timme 发表于 2012-9-9 17:49

                               
登录/注册后可看大图

   Timme 逻辑开发工具和过程的理解很深刻。佩服，以后还请多多指点。你这个说明可能回答了我在工作中遇到的那个问题，功能仿真没问题，下载后基本上完全是乱的，我上周一直在找原因，现在回想起来，应该跟这个有关系了。因为整个功能用了4个状态机，都是3段式，第二段都是always（*）的组合逻辑。

Timme

Timme 逻辑开发工具和过程的理解很深刻。佩服，以后还请多多指点。你这个说明可能回答了我在工作中 ...
dddk 发表于 2012-9-9 23:43

你描述的这个情况，时序约束出问题的概率更大些。。。

javasun

回复 10# Timme


   有道理

hdling1983

学习了