在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5750|回复: 7

[求助] DC综合的错误:Invalid delay direction for port

[复制链接]
发表于 2012-5-25 21:07:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
约束的脚本
set_output_delay -clock 007_clk $CLK_PERIOD SFR_WRITE_EN*
结果的错误
Error: Invalid delay direction for port 'SFR_WRITE_EN[14]'
搞不清楚是什么原因,好像是clock 定义错误,怎么改正?
发表于 2012-5-26 08:26:42 | 显示全部楼层
'SFR_WRITE_EN[14]'是input port ???
 楼主| 发表于 2012-5-26 09:22:33 | 显示全部楼层
回复 2# 陈涛


    input,output没有设错,这是其中的一个错误,还有另外几个,input、output都有
发表于 2012-5-26 14:43:17 | 显示全部楼层
输入输出的方向弄错了
 楼主| 发表于 2012-5-26 14:58:58 | 显示全部楼层
回复 4# ethanpan


    呃,不是吧,我之前两种方向都试过了,难不成是 verilog文件有错? 有意思的是,这些错,都具体到了端口的某一位【14】或者【7】
发表于 2012-5-27 13:50:08 | 显示全部楼层
回复 5# letheoo


    我遇到过,用通配符表示的端口可能有部分不一致的。可以检查下verilog,对比下端口
发表于 2015-5-12 18:36:55 | 显示全部楼层
在你设置set_output_delay的时候,后面的output端口错误。
发表于 2016-6-18 11:53:38 | 显示全部楼层
顶贴赚积分
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 22:33 , Processed in 0.020053 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表