低噪放（LNA）噪声系数（NF）测试结果与后仿真结果偏差很大，什么原因？？？

rookie_dsm · 发表于 2012-5-12 21:20:46

回复 6# thyo

不知道你PCB上的匹配电感是哪一种。如果是0402封装的绕线电感，Q值较高，NF测下来通常会比0201的电感好0.3~0.5dB。
而你如果仿真的时候加入非理想的电感（Q值取30左右就可以了），仿真就能看出噪声系数的恶化！通常也有0.5dB。

再者，就算匹配元器件、bonding wire、ESD等等不恶化NF，你如何保证测试和仿真的LNA的噪声匹配情况是一样的？假设仿真情况下你已经把匹配调到了噪声最优的情况，得出来1dB的NF；你如何保证测试中也找到了这个最优点？

thyo · 发表于 2012-5-12 23:30:40

是不是用IC5141仿真的，5141版本没有考虑gate induced noise，只考虑了f噪声和沟道噪声。
对于噪声大的影响 ...
天牛不唱歌发表于 2012-5-12 14:39

登录/注册后可看大图

谢谢~
嗯，用的5141，EDA工具的原因倒是没考虑过... 看看是不是有可能换个版本；
仿真的时候用的是加入了ESD，封装的，片外匹配用的是理想电感。
还有，由于不方便做裸片测试，不知道PCB对噪声系数的影响有多大

thyo · 发表于 2012-5-12 23:39:21

回复 thyo

不知道你PCB上的匹配电感是哪一种。如果是0402封装的绕线电感，Q值较高，NF测下来通常 ...
rookie_dsm 发表于 2012-5-12 21:20

登录/注册后可看大图

谢谢~1 前面没有SAW；
2 用的0402的贴片绕线电感，另外，非理想电感有这么大影响？0.5dB！我仿真再看看..
3 仿真观察到的是：偏离噪声匹配，只要不是很离谱，噪声系数可能大一些0.2dB左右，但是不会很多..

shadowsun · 发表于 2012-5-18 18:07:32

电源噪声，衬底噪声，这些你考虑了没？

moonnejs · 发表于 2012-5-18 20:07:42

关于gate induced noise，能问个问题么
我看了下BSIM3V3的模型说明 mos管模型的nqsMod参数是控制非准静态效应的
而tsmcrf018工艺的mos模型文件中nqsMod=0，也就是tsmcrf018工艺默认是不打开非准静态效应这个选项的，也就是不考虑gate induced noise
不知道是出于加快仿真速度的目的，还是就是不考虑非准静态效应会和工程上的结果符合得更好

我修改了下工艺库的模型文件，把其中的非准静态效应打开后，除了噪声，发现输入阻抗的实部也变化了20欧姆的样子
想了解下这个非准静态效应是打开还是不打开和工程上的结果符合的更好

moonnejs · 发表于 2012-5-18 20:14:00

还有我现在也在做LNA设计或者电源方面的设计希望有一起学习的能大家一起交流下
QQ:549073987（LNA ）864024580（电源）

bellona · 发表于 2012-5-20 19:29:02

回复 15# moonnejs

BSIM 3系列的模型是不支持gate-induced noise的，BSIM4才开始支持，而且为了增快仿真速度，其模型和常规基于物理模型的van-der ziel模型也不相同，BSIM的很多参数都不是基于真实物理模型的
BSIM的NQS模型我没用过，只是好奇参考了一下BSIM 3.3的用户手册，发现它好像并不是用来模拟gate-induced noise的。具它介绍BSIM3的NQS模型考虑了形成沟道反型层所需的充放电时间，可以提高快速的开关电容电路中源漏电荷再分配等现象的仿真精度，

moonnejs · 发表于 2012-5-21 20:48:25

不是说gate-induced noise是由NQS引起的吗？

那LNA仿真的时候需不需要把BSIM3V3模型的NQS打开呢？
毕竟两者的仿真结果还是有差距的

junw2 · 发表于 2012-5-22 03:31:07

Bonding, packaging, matching network will all contribute to the NF increase, especially in high frequency.

thyo · 发表于 2012-5-22 10:58:35

回复 14# shadowsun

这个噪声没有做过细致的评估，PCB板上测试大概会有多大影响？

[求助] 低噪放（LNA）噪声系数（NF）测试结果与后仿真结果偏差很大，什么原因？？？

站长推荐 /2