有關高速的SAR LOGIC

bart26 · 发表于 2012-5-6 20:35:01

您需要登录才可以下载或查看，没有账号？注册

x

小弟最近在嘗試把SAR ADC在往高速推

發現傳統SAR LOGIC(上下兩排DFF那種) CLOCK上到快1G就會出現嚴重的delay

不知道板上大大有甚麼建議的的嗎?

不知道那些作到上G的的架構是不是用傳統的SAR LOGIC

感謝拉~

hysterialee · 发表于 2012-5-7 13:51:47

怎么没有人回复 ~~ 帮顶大神指点！

359705716 · 发表于 2012-5-24 14:48:30

我也在高速研究SAR逻辑，你是单通道的？做到1G了？用的什么工艺啊？电容阵列你用的是电阻还是电容的？谢谢啦。我也正在琢磨这个方向

bart26 · 发表于 2012-5-24 15:01:58

40nm 原本用電容發現gate端漏電嚴重很容易不準

目前要改電阻

auch0311 · 发表于 2021-5-10 16:40:59

同问，有人知道吗？谢谢

QQben · 发表于 2021-9-28 16:52:59

谢谢分享

spartan313 · 发表于 2021-9-28 17:02:28

LVT device 可以用吗，正常来说40nm异步逻辑话 DFF 上GHz 不难

[求助] 有關高速的SAR LOGIC