2分频器的失真问题

bananawolf · 发表于 2012-5-3 20:08:43

.13工艺下2G左右的分频器用cmos逻辑应该是没问题的

luckyhunter · 发表于 2012-5-3 22:07:31

回复 7# bananawolf

谢谢。我的混频器输入端负载大约80f，连线负载应该也在几十个f，依据这个，我加大CML分频器的偏置电流，似乎还是可以驱动这些负载，给Mixer的幅度也是可以满足要求的，是不是这样就可以不加buffer了？我正在仔细仿真这种情况。

fallangel · 发表于 2012-5-7 20:52:25

建议楼上加大预估负载的电容值，连线几十个f？不知道你怎么估算的？ LO buffer本身就是功耗最大的地方，基本省不下来的。

scpuke · 发表于 2012-5-8 12:37:32

回复 4# luckyhunter

产生正交信号跟用tspc没有丝毫关系；常用两个方法产生正交信号：polyphase filter、高倍频除2或除4
如果用除2的方法产生，divider实现方式可以是：CML、TSPC、C2CMOS，甚至mux搭latch都可以——选哪个看信号频率/功耗/面积等因素。

zhangcp1 · 发表于 2012-12-14 15:03:18

回复 14# scpuke

我想请问下，有没有见过用4个latch做正交二分频的结构，相比用两个的有什么优点啊。

william1971 · 发表于 2014-4-18 10:38:16

回复 3# scpuke

你好，请问你所指的input frequency sensitivity curve这项，是怎么仿真的？小弟刚入门。

仿真软件

点哪里进行仿真？

[求助] 2分频器的失真问题

站长推荐 /2