[原创]兼容opencores.org的I2C slave的rtl代码

vcar

最近一个项目需要做I2C的slave，在opencores.org上面找到了一个I2C的代码，不过是master的。
下载来看看，发现里面有一个I2C slave的行为级代码。

于是自己根据这个代码改写了一个I2C slave RTL的代码，并修改了原来那个设计的testbench，将rtl的Slave替换了原来的behavior的Slave，在modelsim里面作了前仿，完全通过。还有一个myram.v文件，是一个register file，和slave相连，存储数据用的。

用synplify做综合，使用x3s400-4的器件，占用LUT<100，速度接近200MHz。性能比较优化。

代码做了详尽的注释，语言采用verilog，并且写了仿真的脚本。解压了直接运行simbehav.bat就可以了。如果modelsim安装的时候注册了环境变量（path），脚本调用modelsim，输入run -all即可看到仿真结果。

虽然不是很复杂，不过对于广大需要做I2C的RTL slave的工程师来说，还是很有参考价值的。

个人原创，欢迎大家拍砖。

wuxiaotao

Thanks!!!

lovelytwq

谢谢

hclin

very good !

gamebee

好好的东西啊．不过好象我没钱下了．．．

cxyjoan

看看先,

winster

谢谢分享。。。

gnc

顶！！！这样的原创坚决要支持
很有用的数据包，谢谢了

smallkevin

xiexie