|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 akencgs 于 2012-4-25 20:39 编辑
STA(版本PT2009)读取BC和WC的lib,输出SDF时,存在以下疑点:
1)IO PATH确实有min和max。
2)TIMINGCHECK,读取max的timingcheck值,而min值同max值,原因估计是VENDOR中仅包含WC的lib。
3)HOLD检查全部是负值。
帮忙分析。
附sta部分 脚本:
#Setup Design Environment
source ./common.tcl
#slow.db used as max, and fast.db used as min
set_min_library scx_tsmc180ull_ss_1p62v_125c.db -min_version scx_tsmc180ull_ff_1p98v_m40c.db
current_design $active_design
#set_wire_load_mode top
set auto_wire_load_selection TRUE
#set_operation_condition
set_operating_conditions -analysis_type bc_wc \
-max ss_1p62v_125c \
-max_library scx_tsmc180ull_ss_1p62v_125c \
-min ff_1p98v_m40c \
-min_library scx_tsmc180ull_ff_1p98v_m40c
#read_sdc
source ../sdc/sta_pt.sd
注:ccommon.tcl:主要读取bc和wc的lib。 |
|