在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2322|回复: 1

[讨论] design debug 经验 请大神回答一下~~

[复制链接]
发表于 2012-4-25 11:21:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
uncertainty给PPO留margin是应该多少合适,比CTS前小多少合适,过大会造成过约束,造成route 后ECO工作量大,不留margin不知道会有什么RISK
发表于 2012-4-25 16:16:16 | 显示全部楼层
这个看design spec, target frequency, design process, margin,derate,

不好一概而论啊,总体来说可也在prects的时候留大量的margin,来弥补后面skew和SI造成的损失,

最后signoff timing pass就行了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:35 , Processed in 0.018608 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表