设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › design debug 经验请大神回答一下~~

发新帖

查看: 2292|回复: 1

[讨论] design debug 经验请大神回答一下~~

发表于 2012-4-25 11:21:35 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

uncertainty给PPO留margin是应该多少合适，比CTS前小多少合适，过大会造成过约束，造成route 后ECO工作量大，不留margin不知道会有什么RISK

Design, 工作量

相关帖子

回复

发表于 2012-4-25 16:16:16 | 显示全部楼层

这个看design spec， target frequency， design process， margin，derate，

不好一概而论啊，总体来说可也在prects的时候留大量的margin，来弥补后面skew和SI造成的损失，

最后signoff timing pass就行了

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-5 13:30 , Processed in 0.019567 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表