基于 55nm logic process, voltage detector 架构求助！

shaq · 发表于 2012-4-16 20:37:59

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 shaq 于 2012-4-16 20:39 编辑

我想要实现一个 voltage detector 的电路，功能是当 Typ. VCC=0.9V时，送出逻辑'1' 的讯号，

详细的spec. 是VCC=0.8V(min.) VCC=0.9V(Typ.) VCC=1.0V(Max.) 要能判断出位准。

若不考虑电流消耗的话，请问哪种电路架构合适？

andy2000a · 发表于 2012-11-23 16:20:01

是VCC=0.8V(min.) VCC=0.9V(Typ.) VCC=1.0V(Max.)
=> bandgap + comp ..

不過你的 comp 要比 800m=> 900m=> 1000mv,
offset 別太大,

账号		自动登录	找回密码
密码			注册

[求助] 基于 55nm logic process, voltage detector 架构求助！