在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: Jeecoun

[求助] PLL当中的ring oscillator phase noise

[复制链接]
发表于 2015-2-10 10:13:37 | 显示全部楼层
VCO的PN在PLL的输出端表现出高通特性,带内的noise会被滤掉很多。
另外,直接对PN积分出来的,我理解的也是RMS jitter (或者称Phase Jitter)。
回复 支持 反对

使用道具 举报

发表于 2016-5-22 11:01:09 | 显示全部楼层
JITTER 数据
回复 支持 反对

使用道具 举报

发表于 2016-8-16 12:05:08 | 显示全部楼层
PLL当中的ring oscillator phase noise
回复 支持 反对

使用道具 举报

发表于 2018-4-30 16:44:20 | 显示全部楼层




   我赞成你的说法,而不是4楼的。另外我想补充点phase noise的定义和推导过程可以知道,phase noise积分出来的积分是absolute jittter,或者也可以叫Edge-to-Edge jitter,说的是时钟沿 时刻偏离理论时刻的值
cycle jitter是 absolute jitter的差分(连续时间的微分),对应到普拉斯拉变换的幅度响应就是sin^2,对应到phase noise积分,也就需要一个sin^2整形了,也就是高通了;
cycle-to-cycle jitter是cycle的进一步差分,或者说是absolute jitter的二阶差分,所以应该是sin^4整形。
回复 支持 反对

使用道具 举报

发表于 2018-7-9 19:49:22 | 显示全部楼层
有没有讲jitter的好资料
回复 支持 反对

使用道具 举报

发表于 2019-1-22 18:08:47 | 显示全部楼层
thanks for sharing~~~~
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 15:54 , Processed in 0.014338 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表