在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 1765|回复: 4

[求助] 请教一个关于AD芯片使用的问题

[复制链接]
发表于 2012-4-11 23:25:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大虾,想请教一个关于AD芯片使用的问题,由于设计上的备份考虑,我想将经过中频采样的AD输出数字信号连到两片FPGA上,分别进行处理。就是将AD的输出在PCB上分两路。请问这样的设计是否存在问题?该如何应对?谢谢大家了!!
 楼主| 发表于 2012-4-12 23:29:21 | 显示全部楼层
自己顶一下
 楼主| 发表于 2012-4-13 23:55:31 | 显示全部楼层
顶啊顶,请指教啊!
发表于 2012-4-14 01:01:03 | 显示全部楼层
没什么问题。稍微考虑一下SI即可。看digital的信号速率,如果不高layout时注意一下,两片fpga靠近一些,AD来的线靠近接受端后再分岔。如果速度比较高,在AD一侧放个buffer,然后点对点连到FPGA
 楼主| 发表于 2012-4-17 23:07:39 | 显示全部楼层
非常感谢sun_ic的建议,谢谢。采样率是50M左右,请问AD一侧放buffer的设计具体是怎样?我考虑过如果AD如果驱动不足,加个驱动芯片,但是这会引入延迟,请问是否存在这类问题呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 21:47 , Processed in 0.045224 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表