xilinx DDR接口读写地址必须要以16的整数倍递增吗？

eaglelsb

问个问题，我现在在用V5做DDR2的接口，就是前端PCIE过来的数据，通过AXI总线连在DDR上，对DDR进行读与写，
前端PCIE的读写单元是以DW为最小单元的，就是32bit，那么它读写地址时，经常是10, 14, 18, 1c这样的4的倍数，

而DDR2是64位数据线，usr接口是128bit数据位宽的，也就是以16byte为一次读写单位，地址是10，20，30，40这样递增的。
我现在发现如果PCIE以地址14读一个DW，也就是地址14~17， 那么在DDR上接口上就应是以10为地址读一次数据128byte，地址相当于10~1f，然后我选取其中的14~17送过去吧。对于写操作也有类似的问题，得以10，20，30这样h10的倍数递增地对DDR操作。

而如果一次性读大量的数据，又是以14这样地址开头的，那我得拆分下地址，先以14~1f读一个数据，选择好后送出去，再读20，30，40这样倍数递增的。
我在想，DDR接口必须以h10递增，且起始地址的尾数必须为0，不能为4,8,c吗？