数字电路功耗检测

xinu2009 · 发表于 2012-4-9 10:27:05

您需要登录才可以下载或查看，没有账号？注册

x

给出一个数字设计，RTL等已经基本完成，目的是将它的功耗降低.有什么方法或者工具能够检测出此中逻辑中哪一模块的功耗比较高吗。

mosou · 发表于 2012-4-9 11:35:47

可以通过相应FPGA厂家工具估计出功耗。如果是ASIC，代工厂会在你提交100%网表后给出芯片功耗

mosou · 发表于 2012-4-9 14:07:25

100%网表交付的中，包含你的各种约束，以及你检查80%网表后添加的增强约束。所以厂家可以依据你的约束给出你芯片评估功耗。

wsyangcheng · 发表于 2012-4-9 14:08:14

primetime px 也可以做一部分分析

gordon_m · 发表于 2012-4-9 15:57:44

如果只是为了优化功耗,DC报的数据可以参考.

因为你想见到的是 Delta值. 绝对值有偏差仅供参考.

而优化前,优化后的功耗比较Delta值,用DC report是可以做为优化依据的. 因为DC是根据tech lib里面的功耗数据算的,是有依据的,不是猜测的.

harejavahill · 发表于 2012-4-9 16:25:47

要想降低功耗，必须要理解功耗产生的原因。
功耗一般大致可分为动态功耗和静态功耗。如果紧从RTL级降功耗，只能降低其动态功耗。

[求助] 数字电路功耗检测