设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › csmc里的mark slot net pin drawing各层用途？区别？联 ...

发新帖

查看: 3471|回复: 3

[讨论] csmc里的mark slot net pin drawing各层用途？区别？联系？

发表于 2012-3-31 15:54:01 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

csmc里的mark slot net pin drawing各层用途？区别？联系？

相关帖子

回复

楼主| 发表于 2012-3-31 16:00:42 | 显示全部楼层

path label text net

回复支持反对

发表于 2014-8-9 11:48:20 | 显示全部楼层

同问最近在用上华的工艺比较迷茫

回复支持反对

发表于 2014-8-26 14:47:29 | 显示全部楼层

大概解释一下如下：

mark:用来标识器件如BJT,IND等，是DRC/LVS/XRC用来标识器件或提取连接关系用的，该layer无须做mask,也就不必tape out
slot：用来给某层金属加slot或block slot用的，要与该金属层一起tape out,mask house会通过逻辑运算得出最终该金属哪些区域是否要加slot
net:画图时用来标识connectivity的，可不做tape out
pin:画图时用来标识block的端口（PORT）,可不做tape out
drawing:画图用的，必须tape out

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-23 15:06 , Processed in 0.136324 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表