调用XILINX的IP核在Modelsim中不能进行功能仿真，为什么？

catcat_2 · 发表于 2012-3-21 10:41:07

本帖最后由 catcat_2 于 2012-3-21 10:45 编辑

你这样试一下呢，强制加载那个库：

vsim -novopt -t ps -L xilinxcorelib_ver work.trigger_fifo_top_tb glbl

-L 是大写的L，加载verilog仿真库的意思。你可以参看modelsim user's manual 里面有介绍

我以前也碰到过这种破事。。最后就是把那个库直接编译到work里面解决的。。

如果是vhdl的，那还好改，看看这个*.vhd文件的顶层用 use 调用的 library 是从哪开始找的，直接改掉就是。verilog 里面没有这个东西，所以不知道怎么去切换它的搜索路径。。

乐烁橙 · 发表于 2012-3-21 11:16:18

回复 19# catcat_2

问题已解决，非常感谢您的热心帮助。是这样的我没有设置Simultion Configuration，在这里应该设置Library为您说的那三个仿真库，还有就是不勾选Enable Optimistion选项。

catcat_2 · 发表于 2012-3-21 13:01:02

OK。搞定就好。
用那个-L 选项也可以解决这个问题。都是一样的。你以后可以多用用命令行，比GUI更方便的。给你一个速查手册，谷歌一下“modelsim 6.4 quick guide”，直接下那个PDF就可以。

乐烁橙 · 发表于 2012-3-21 13:48:18

回复 23# catcat_2

感谢您的热心帮助~

frank_chen203 · 发表于 2015-8-10 18:46:02

今天看了这个帖子，受益匪浅，谢谢前辈们

liangliang0631 · 发表于 2015-8-16 11:08:42

可以考虑VSIM命令后加-L XilinxCoreLib等，把库加进来。

1027199631 · 发表于 2015-10-29 14:02:37

在.v文件中例化后用Modelsim仿真，仿真结果不对啊，在测试代码中要做什么更改吗？

alex_leexiao · 发表于 2016-11-15 16:25:10

good 厉害多谢好贴

duan1234 · 发表于 2017-1-6 15:18:00

老师好，我想请教一下，我在modelsim中已经编译好xinlinx核以后，新建verilog文件调用核怎么写这条语句呢？比如以前在VHDL中使用for all:wrapped-lpf use entity XilinxCoreLib.fir_compiler_v5_0(behavioral)调用核。谢谢！

edwardk · 发表于 2018-12-18 16:58:06

学习中。。。。。。。

[求助] 调用XILINX的IP核在Modelsim中不能进行功能仿真，为什么？

浏览过的版块

站长推荐 /1