在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7280|回复: 5

[求助] 关于Verilog导入后的原理图仿真问题

[复制链接]
发表于 2012-3-17 10:18:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
ERROR:unable to descend into any of the views defined in the view list:"spectre cmos_sch cmos,sch schematic veriloga ahdl" for instance U442 in cell digital ,Either add one of these view to :library:gds cell :AN03D1 or modify the view list to contain an existing view.
但我的library gds里有AN03D1啊。
求大神帮忙
 楼主| 发表于 2012-3-19 09:17:52 | 显示全部楼层
没有人知道么?
发表于 2012-4-9 16:48:29 | 显示全部楼层
回复 2# skyltlt


    请问你解决了吗?现在只把数字部分RTL verilog文件做成一个cell里面有smybol和funtion,然后再做一个mix-sim的cell 这里面包含一个schmeic和一个config,然后ADE的时候,我想先创建一个网标,create netlist的时候也出现你类似的问题,我想问一下:我这个流程正确吗?因为我只有数字部分,我也知道,这个create netlist是不是提取不了数字部分的netlist呢?请问你有类似资料吗?谢谢!!!!
发表于 2021-7-5 10:14:08 | 显示全部楼层
同样遇到这个问题   咋解决啊
发表于 2022-11-29 10:58:55 | 显示全部楼层
verilog的行为级仿真需要用AMS混合仿真,新建一个config做混合仿真即可
发表于 2024-2-29 19:02:39 | 显示全部楼层
楼主解决了吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:11 , Processed in 0.024809 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表