关于Verilog导入后的原理图仿真问题

skyltlt · 发表于 2012-3-17 10:18:57

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

ERROR：unable to descend into any of the views defined in the view list："spectre cmos_sch cmos,sch schematic veriloga ahdl" for instance U442 in cell digital ,Either add one of these view to :library:gds cell :AN03D1 or modify the view list to contain an existing view.
但我的library gds里有AN03D1啊。
求大神帮忙

skyltlt · 发表于 2012-3-19 09:17:52

没有人知道么？

lizhaohong520@ · 发表于 2012-4-9 16:48:29

回复 2# skyltlt

请问你解决了吗？现在只把数字部分RTL verilog文件做成一个cell里面有smybol和funtion，然后再做一个mix-sim的cell 这里面包含一个schmeic和一个config，然后ADE的时候，我想先创建一个网标，create netlist的时候也出现你类似的问题，我想问一下：我这个流程正确吗？因为我只有数字部分，我也知道，这个create netlist是不是提取不了数字部分的netlist呢？请问你有类似资料吗？谢谢！！！！

不若一默 · 发表于 2021-7-5 10:14:08

同样遇到这个问题咋解决啊

wuhan9719 · 发表于 2022-11-29 10:58:55

verilog的行为级仿真需要用AMS混合仿真，新建一个config做混合仿真即可

497514980 · 发表于 2024-2-29 19:02:39

楼主解决了吗

[求助] 关于Verilog导入后的原理图仿真问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1