ESD in 65-nm Fully-Silicided CMOS Technology

semico_ljj · 发表于 2012-3-14 18:25:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

invited paper

Low-Leakage Electrostatic Discharge Protection
Circuit in 65-nm Fully-Silicided CMOS Technology

Chang-Tzu Wang1, 2, Ming-Dou Ker1, 3, Tien-Hao Tang2, and Kuan-Cheng Su2
1Institute of Electronics, National Chiao-Tung University, 1001 Ta-Hsueh Road, Hsinchu, Taiwan 300, R.O.C.
2United Microelectronics Corporation, Hsinchu, Taiwan
3Dept. of Electronic Engineering, I-Shou University, Kaohsiung, Taiwan

Index Terms — Electrostatic discharge (ESD), gate leakage,
power-rail ESD clamp circuit, silicon controlled rectifier (SCR).

wufuwei · 发表于 2012-3-15 10:28:30

好资料，谢谢啦

bart26 · 发表于 2012-4-6 10:45:28

頂一個囉~

xuleiwx · 发表于 2012-9-6 10:40:00

下来看看，谢谢楼主。

北极星Sharon · 发表于 2012-9-6 11:18:03

顶一个。。。。

北极星Sharon · 发表于 2012-9-6 11:19:22

资料很好，谢谢楼主。。。

火影忍者 · 发表于 2013-2-2 06:04:17

好主题阅读.............

火影忍者 · 发表于 2013-2-2 06:10:02

其实很有趣的

happywith123us · 发表于 2014-1-19 13:13:01

3kyyyyyyyyyyyyyyyyyyy

[资料] ESD in 65-nm Fully-Silicided CMOS Technology

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1