在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: bluray2005

[求助] 朋友们,有提高DFT coverage的好办法没

[复制链接]
发表于 2012-3-17 11:12:27 | 显示全部楼层
针对pll, adc, memory这些模块,scan-insertion的时候通常视为black-box, 里面的逻辑是没法测的,这些block的端口以及相关逻辑都没法测。
所谓bypass logic,就是把这些black-box的输入和输出在scan mode下关联起来,做法如下:
1。把所有的输组合成一个向量invector
2。把invector每N个bit一组,异或之后用时钟打一拍,这样得到一个invector_d的向量,
3。假定你的输出为DOUT, 写成 assign DOUT = scan ? { invector_d} : DOUT_org;
其中大括号里面需要把invector_d复制,使得和DOUT_org宽度匹配
再声明一点,在atpg的时候,如果能考虑写memory aptg model, bypass logic也可以不加,不过我做过的项目都加了。当然也用了memory atpg model.
 楼主| 发表于 2012-3-17 17:06:47 | 显示全部楼层
发表于 2012-3-20 09:24:46 | 显示全部楼层
学习一下
发表于 2019-11-28 10:10:16 | 显示全部楼层
mark
发表于 2020-8-15 09:48:41 | 显示全部楼层
mark
发表于 2020-8-20 13:44:58 | 显示全部楼层
干货!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-23 20:53 , Processed in 0.017457 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表