在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: macer_yang

[求助] Verilog 中关于`define的问题求助

[复制链接]
发表于 2012-3-14 10:17:24 | 显示全部楼层
换成这样:
          data <= {1'b1, {(`DATAWIDTH-1 ){1'b0}}};
肯定行!
回复 支持 反对

使用道具 举报

发表于 2012-6-8 22:29:47 | 显示全部楼层



可以这样写:

`define   DATAWIDTH  16

reg  [`DATAWIDTH-1 : 0]  data;
always @(posedge clk or posedge reset)
  begin
     if(reset)
          data <=  1'b1 << `DATAWIDTH;
    else
          data <= {1’b0,data [`DATAWIDTH-1 : 1] };
  end
回复 支持 反对

使用道具 举报

发表于 2012-6-21 16:07:43 | 显示全部楼层
回复 12# visonwong


   这也是个办法哦,赞
回复 支持 反对

使用道具 举报

发表于 2012-6-21 16:24:22 | 显示全部楼层


   
换成这样:
          data
shura_1206 发表于 2012-3-14 10:17



同意这种写法~
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-6 20:01 , Processed in 0.012830 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表