在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6254|回复: 7

[讨论] 芯片利用率【已解决】

[复制链接]
发表于 2012-3-1 17:15:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 tommy861126 于 2012-8-27 16:06 编辑

用ICC做APR,想提高芯片利用率,大家有何高见?
发表于 2012-3-1 17:23:58 | 显示全部楼层
回复 1# tommy861126


    这个问题问的面很广呀

用的routing layers有几层
是否double via
还有你的Macro的摆放
约束的好坏
以及代码的质量
其它还有好多方面考虑,不单单是一个工具的问题
 楼主| 发表于 2012-3-1 17:36:37 | 显示全部楼层
回复 2# damonzhao


那对于具体的一个项目来说,routing layers、double via、代码的质量都是确定的,那是说只有靠Macro的摆放和约束的好坏来提升利用率了?
发表于 2012-3-1 17:40:49 | 显示全部楼层
回复 3# tommy861126

Floorplan的质量,CTS的质量,都会有影响

具体问题具体分析吧,不能绝对化,说一定是怎样
 楼主| 发表于 2012-3-1 17:44:36 | 显示全部楼层
回复 4# damonzhao


    关于这个floorplan的质量,有没有什么资料,或者经验总结什么的?对于这块不是很了解。
发表于 2012-3-1 18:05:06 | 显示全部楼层
回复 5# tommy861126


    搜陈版主的每日一问中找点灵感吧
 楼主| 发表于 2012-3-1 18:07:20 | 显示全部楼层
回复 6# damonzhao


    嗯,谢谢!
发表于 2012-3-1 19:14:58 | 显示全部楼层
这个要考虑的比较多,总之,多布几次会比较好~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-3 16:00 , Processed in 0.027906 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表