关于gds导入layout的lvs错误

magicalmuzhuzhu

初学用encounter做PnR，导入到virtuoso之后跑lvs出现很多错误。看了论坛上的一些讨论，修改了pin name的mapping，把net name去掉后解决了port mismatch的错误。不过还是有很多net/instance的mismatch。。不懂如何解决。
用verilog netlist转出来的spice netlist没有VSS VDD的信息，这个在lvs时导致了不少错误。。另外我用的stdcell有VBP VBN port，似乎是bias body voltage用的，这个也出现了no similar net
在总的统计信息上，layout的net数要比source netlist少很多，这个又是什么原因呢？


初次提问，麻烦大家赐教帮忙。非常感谢。