会工艺文件的，或者做过standard cell的大侠们请指教！！

kylejoe · 发表于 2012-2-21 22:54:09

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

导师让我作数字单元库，快到一个月了，一个都没好还，快崩溃了。。。请牛人指点一二！！不胜感激！！
具体情况是这样，用的是TSMC18rf的PDK+ TSMC 0.18μm Process Low-Power 1.8-Volt SAGE-X TM Standard Cell Library（用作参考）。我现在具体的做法是这样的
1、将参考库的lef导入，在dump出一套工艺文件，但这套工艺文件包含了tsmc18rf.tf的内容，很多都跟数字库无关甚至冲突。
2、按照参考库画完layout，区别在于mos管直接用的pdk里面的pmos2v , nmos2v。
3、abstract generate 打开自己做的库，按部就班 pins、extract、Abstract、verify。
现在问题出来了，且不说前三个步骤因为工艺文件不对就折腾了好久，终于勉强没错误了（警告暂时不理），verify又是警告错误一大通。。。大多是工艺文件不对。似乎这工艺文件还非得自己重头到尾该一边，我汗。。。。
各位做过standard cell的大侠，请告诉我此路到底可行否？能否搞到一份合法的工艺文件？有没更可行的办法？

tb0403 · 发表于 2012-2-21 23:03:37

我同事做过，我在旁边打酱油了（因为我刚入职），明天我去请教下？

一目了然 · 发表于 2012-2-21 23:33:27

其实用不着verify这个步骤
在abstract完了以后直接export lef就可以了

然后你再打开你的std.lef检查有啥问题就行了

zhuyujun · 发表于 2012-2-22 09:13:23

同意楼上看法！

taoli_ic · 发表于 2012-2-22 09:22:37

要避免Tech file的问题，我觉得如果比较简单的话,你可以试试看
1. 在你的virtuoso library中，先把你做好的cell导出GDS文件，注意layer mapping
2. 用标准的Tech LEF导入abstract，产生一个library
3. 把GDS 导入到abstract的library中
4. 根据标准的流程，做pin，extract, abstract, dump LEF