奇怪的LVS问题

dddjjjggg · 发表于 2012-2-21 17:02:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在hier LVS时，calibre提取standcell时，假设理论上提取出来的PORT为4个，VDD,VSS,A,Q。但是实际layout提出的PORT是VDD,VSS,A,Q,5，多出一个PORT出来，多出的这个PORT其实也是VDD，这就和网表里的port数量不匹配.为什么会这样？？

onlykals · 发表于 2012-2-21 17:10:16

找一下這個std的 port 5在 layout的哪
看看是不是有打了text 而且又floating的情形

check一下LVS command file metal text 的連接性

dddjjjggg · 发表于 2012-2-21 17:12:44

回复 2# onlykals

PORT5就是指的是VDD，为什么会认两次呢！！

onlykals · 发表于 2012-2-21 17:20:57

"5" 應該是那個port 打的text name
檢查一下layout有沒有用任何layer 層打下那個text
有的話看一下該layer 層電性和哪層metal 連接

比如說
layer 40 M1
text_layer 112
attach 40 112
layer 42 M2
text_layer 114
attach 42 114

假使你在power上用layer 114 打了一個text 5
LVS會認為 M1 VDD, M2 5,
而M1, M2間又無SHORT故為2個PORT

我只能想到可能是這樣了...