在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: wyj_whu

[资料] SVTB,systemverilog for testbench入门教程

[复制链接]
发表于 2012-11-1 10:41:14 | 显示全部楼层
需要下载看看
发表于 2012-11-1 23:15:44 | 显示全部楼层
system verilog用在数字系统设计的哪些方面呢?
发表于 2012-11-5 18:35:18 | 显示全部楼层
里面是个PPT,全英文的
发表于 2012-11-5 21:18:35 | 显示全部楼层
是ppt?
发表于 2012-11-5 23:21:27 | 显示全部楼层
感谢分享!!
发表于 2012-12-8 21:52:33 | 显示全部楼层
好资料下来看看
发表于 2012-12-27 23:27:58 | 显示全部楼层
thanks for sharing
发表于 2012-12-28 09:47:29 | 显示全部楼层
恩 !!!不错的了 !!!
发表于 2013-1-1 16:48:29 | 显示全部楼层
sv is too powerfull~
发表于 2013-2-26 17:10:49 | 显示全部楼层
thanks a lot!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 02:44 , Processed in 0.038889 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表