在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2026|回复: 1

[资料] CDMA并行匹配滤波器的CPLD设计

[复制链接]
发表于 2012-2-11 20:05:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
摘要:根据FLEX 10K系列CPLD器件中查找表结构的特点和节省器件资源原则,采用折叠滤波技术和复杂可编程逻辑器件设计了CDMA并行匹配滤波器。输入数据宽度为8位,输出数据宽度为16位,过采样率为16,通过EDA-Ⅳ型开发系统将设计硬件编程到FLEX 10K芯片中,并在 MAX + Plus Ⅱ开发环境中进行了仿真分析。
关键词:复杂可编程逻辑器件;码分多址;匹配滤波器;折叠滤波

CDMA并行匹配滤波器的CPLD设计.pdf

79.41 KB, 下载次数: 40 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2012-2-13 10:23:18 | 显示全部楼层
thanks!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-7 01:26 , Processed in 0.289870 second(s), 12 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表