在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3218|回复: 1

[求助] 关于ICC 和PT 关于cell hold 的计算

[复制链接]
发表于 2012-1-29 10:21:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在ICC chip finish 的report 中有关于clockgate check hold 的violation ,但是post sta 中没有。查看了下两个报告,发现在同个corner 下,clock gate cell 关于hold require 时间差别很大,pt中为-60ps 但是 ICC中为230ps。 但是根据library中该cell的timing 的话pt 的结果是正常的
    在这里请教各位大虾,icc中关于cell timing 是怎么计算的??跟pt 从library 中找相应的timing是不是一样? icc 和pt 关于timing的计算有什么联系和区别
发表于 2012-1-31 08:06:21 | 显示全部楼层
icc 要设置: timing_disable_clock_gating  为false吧,类似的变量,控制clock gating计算的,

要看看具体的report,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 02:52 , Processed in 0.020023 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表