在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2186|回复: 4

[资讯] 新技术组合CPU和DRAM

[复制链接]
发表于 2012-1-25 08:51:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

cpu设计公司Venray Technology宣布了一种新型的芯片设计,它声称通过在单一硅片上结合CPU和DRAM,能提供巨大的性能优势。尽管其设想颇为吸引人,但概念转化和分析也受到质疑。

CPU性能瓶颈包括内存墙(CPU和DRAM时钟速度差距),指令级并行性墙和能耗墙。Venray的TOMI(Thread Optimized Multiprocessor)试图通过建造不同类型的微处理器重新定义这些问题。TOMI Borealis的设计十分简单,采用传统DRAM相同的晶体管结构。不计算缓存,TOMI设计只有22000个晶体管,早期原型采用110nm工艺,运行速度500MHz。传统CPU设计是核心周围有大量的L2和L3缓存,Venray是直接将CPU核心插入到DRAM设计中。Venray称,每个内存模块能有多达128个核心,每个核心的能耗只有23mW。


0841380553508571.jpg 08413911728179112.jpg 08414021607905050.jpg

发表于 2012-1-25 18:20:23 | 显示全部楼层
這應該會是未來embedded system的趨勢,CPU與DRAM間少掉了PAD與PAD應該會省電很多,
但是不知道是用哪一家的製程?
发表于 2012-1-25 21:25:05 | 显示全部楼层
了解一下,不是很懂
发表于 2012-1-29 19:34:24 | 显示全部楼层
了解一下,谢谢
发表于 2012-2-5 21:16:51 | 显示全部楼层
这个不是很那个吧,感觉没啥用
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-9 14:07 , Processed in 0.034267 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表