SoC的低功耗设计

harejavahill · 发表于 2012-4-13 09:24:38

that is right!

wateralways · 发表于 2012-5-11 11:39:48

补充几个：
LP（low power）总线设计，LP存储系统设计，LP时钟网络，SOC级电源管理，软件优化，状态机优化、并行和流水线结构、信号门控、提前计算、操作数分离、单元缩放、管脚交换。

sunyzs · 发表于 2012-5-19 18:02:53

大部分只会用到power gating， clock gating吧
其他感觉都要调管子，应该会用到更多的layer
小型IC不划算

sunyzs · 发表于 2012-5-19 18:05:59

foundray厂一般会提供不同的library， High speed, low leackage, standard library
根据频率不同，使用不同的library，应该也可以达到low power

kahn01011 · 发表于 2012-5-21 18:56:11

参考low power design methdology

wb312_0 · 发表于 2012-6-10 18:00:41

一般来说用clock gating的方法，最狠的就是做成multipower domain的设计，不用的彻底power down，很省电啊！

hurricanebomb · 发表于 2013-3-21 21:25:35

Multi Vt，power gating ，clock gating
比较普遍。
至于“衬底偏置调节”一般很少用吧，需要lib支持么？偏置调了，timing会不会不同？

pinkele · 发表于 2013-3-23 21:14:41

不错,好贴,顶起

zyyttl · 发表于 2014-4-22 14:41:30

学习学习

abonic · 发表于 2014-4-25 10:08:34

回复 18# wb312_0
最常用的还是Clock Gating的方法

[求助] SoC的低功耗设计