在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3409|回复: 4

在用ApolloII的同学请进来说两句

[复制链接]
发表于 2006-11-22 10:56:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有谁可以把使用ApolloII的详细步骤说一下
关键是 data preparation这一块
也就是开始place/route之前
我 verilog in 之后,在cell 窗口看不到任何东西
请高手点拨一下
谢谢
 楼主| 发表于 2006-11-22 10:58:43 | 显示全部楼层
create library 我仅仅load tf
verilog in 之后我就不知道怎么操作了
有这方面的pp可以提供一个看看嘛
发表于 2006-11-23 16:07:40 | 显示全部楼层
导入网表以后,要打散网表(expand netlist),这是因为输入的verilog是层次化的(hierarchical),就是说网表中有模块中套模块这样的结构,这样的结构不利于工具布线,因为布线是不管这些层次结构的,有可能是最上层的线直接连到最下层。因此,apollo需要将这样的层次化的网表作一个转换,变成只有一个模块,也就是所有的基本元件都在同一个层次。然后要把这个打散后的网表(存储在库下的exp中)和你的这个cell要对应起来,就是绑定(bind)起来,这样工具才知道你这个cell是要使用你的这个exp网表,bind起来以后cell中就有东西了。接下来就是floorplan, route power net 等等manual中所讲的步骤。。

当然,首先还有设定reference library等的步骤,如果你不明白这些,那还是要先看看布 局布 线的理论,再来操作apollo比较好,不然的话你都不知道哪一步是做什么的。
发表于 2009-1-29 16:49:49 | 显示全部楼层
没用过 不知道 Apolloll是用来干嘛的
发表于 2012-10-9 16:33:16 | 显示全部楼层
非常有用的,謝謝
做得好
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-13 15:54 , Processed in 0.019794 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表