在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3282|回复: 7

[求助] PARA-075 (error) Could not resolve net '%s'.

[复制链接]
发表于 2012-1-13 09:06:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
做PT的时候,用starRC提取的spef文件反标注到STA中,发现有些线网不能resolved,提示错误如下所示:
Error: Could not resolve net 'DECODE/Y_last[3]'. PARA-075
Error: Could not resolve net 'DECODE/Y_last[1]'. PARA-075
(似乎这些net连接的pin在logical design中悬空)
查了以,说是physical design 与logical design不相匹配,我不知道这个问题到底出在哪里?麻烦各位知情者帮忙解答!!!
 楼主| 发表于 2012-1-13 10:58:26 | 显示全部楼层
有没有人知道啊!!!???
发表于 2012-1-13 11:02:37 | 显示全部楼层
同求解!!!
发表于 2012-1-13 11:23:03 | 显示全部楼层
我以前遇到过类似的错误,原因是starRC抽取spef时(对于MILKYWAY_DATABASE),net的名字和ICC write_verilog的net名字不一致,解决方法是在在ICC里执行
change_names -rules verilog -hierarchy -verbose
不知道你具体用的啥工具
 楼主| 发表于 2012-1-13 14:17:48 | 显示全部楼层
回复 4# sanxia


    谢谢你的答复,我做PR用的是Astro,没有用ICC,不知道在Astro中用什么命令,才能解决这个问题呢?
发表于 2012-1-13 16:23:37 | 显示全部楼层
Astro没怎么用过,应该有类似的命令吧,具体我也不清楚
不行的话,在write_verilog时多加一个-wire_declaration的参数,重新写一个带wire的netlist试试
发表于 2012-1-16 09:30:42 | 显示全部楼层
本帖最后由 cgy_312 于 2012-1-16 09:34 编辑

用ASTRO在导出netlist for post layout simulation 的时候不要选no empty cell module definitions 这个选项。
这样导出来的网表有标准单元的module定义。
cell > hierarchical verilog out
未命名.jpg
 楼主| 发表于 2012-1-16 09:54:52 | 显示全部楼层
回复 7# cgy_312

嗯!试过了,就是这个原因,成功解决了,谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 01:40 , Processed in 0.025634 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表