|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
看看这些国外的FPGA方面的文章，有助于提高水平 |
-
-
A Proposal To Remove Those Ugly Register Data Types From Verilog.pdf
72.13 KB, 下载次数: 37
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Asynchronous & Synchronous Reset Design Techniques.pdf
197.79 KB, 下载次数: 46
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
abbr_a7c6ec8a2497a7b291f53b1d7993c6ba.pdf
95.35 KB, 下载次数: 14
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Correct Methods For Adding Delays To Verilog Behavioral Models.pdf
63.45 KB, 下载次数: 31
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
abbr_2690851c6585bb1735760dea76515cb5.pdf
77 KB, 下载次数: 13
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
full_case parallel_case, the Evil Twins of Verilog Synthesis.pdf
72.37 KB, 下载次数: 20
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
New Verilog-2001 Techniques for Creating Parameterized Models.pdf
81.28 KB, 下载次数: 15
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill.pdf
68.63 KB, 下载次数: 18
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Passive Device Verilog Models For Board And System-Level Digital Simulation.pdf
91.35 KB, 下载次数: 8
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
RTL Coding Styles That Yield Simulation and Synthesis Mismatches.pdf
60.6 KB, 下载次数: 26
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
abbr_5e040612594743a454e66f25963cef43.pdf
120.8 KB, 下载次数: 7
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Simulation and Synthesis Techniques for Asynchronous FIFO Design.pdf
136.85 KB, 下载次数: 14
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
State Machine Coding Styles for Synthesis.pdf
136.32 KB, 下载次数: 22
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
abbr_c2e027b405021a28d168ce58fd917713.pdf
271.44 KB, 下载次数: 15
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Synthesis and Scripting Techniques for Designing Multi-Asynchronous Clock Designs.pdf
183.16 KB, 下载次数: 26
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
abbr_80345e871692a99b9b18610acc6be80d.pdf
117.34 KB, 下载次数: 10
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
THE IEEE VERILOG-2001 SIMULATION TOOL SCOREBOARD.pdf
44.06 KB, 下载次数: 8
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Verilog-2001 Behavioral and Synthesis Enhancements.pdf
66.19 KB, 下载次数: 14
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
VERILOG CODING STYLES FOR IMPROVED SIMULATION EFFICIENCY.pdf
51.12 KB, 下载次数: 10
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Verilog Nonblocking Assignments With Delays,Myths & Mysteries.pdf
364.57 KB, 下载次数: 19
, 下载积分:
资产 -2 信元, 下载支出 2 信元
|
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2011-12-24 14:55:08
