在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2854|回复: 9

[讨论] 模拟IC的设计工艺是否有限制,否则性能会跑飞了?

[复制链接]
发表于 2011-12-23 02:13:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
模拟IC的设计工艺是否有限制,否则性能会跑飞了?
发表于 2011-12-23 04:55:06 | 显示全部楼层
说点地球的语言
发表于 2011-12-23 08:35:16 | 显示全部楼层
是想说design rule??
发表于 2011-12-23 10:44:19 | 显示全部楼层
强烈支持楼主~~~~~
发表于 2011-12-23 12:48:41 | 显示全部楼层
你选哪家代工厂的哪个节点的工艺,基本工艺条件就定了,你需要代工厂提供的design rule做参考,在此基础上进行设计
发表于 2011-12-23 20:05:45 | 显示全部楼层
不知所云啊
发表于 2011-12-24 13:24:09 | 显示全部楼层
跑飞一般是形容数字芯片吧?
发表于 2011-12-26 00:00:08 | 显示全部楼层
analog主要看spice 参数的计算啊,designer只从spice仿真得到结果,

总体上来说比logic数字工艺敏感些 , 对工艺的要求要高些,
发表于 2012-2-5 15:50:09 | 显示全部楼层
一定有限制的
发表于 2012-2-7 23:23:19 | 显示全部楼层
肯定有限制啊,好的工艺和不好的工艺做出来的东西都不一样,工艺选择在项目开始的时候就应该定下来了。要是你电路要求很精确,但是选个工艺偏差很大的工艺来做,那玩意能用吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:28 , Processed in 0.025009 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表