EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计论坛 › 稀疏树实现的浮点加法器进位树



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！

查看: 1645|回复: 0

[求助] 稀疏树实现的浮点加法器进位树

[复制链接]

liurh5826

发表于 2011-12-19 16:10:31 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

在64位基-2稀疏树中怎么用Verilog写进位，

C[i+1]=G[i+1]|(G[i]&P[i])；
这样只能求出第1、3、5、、、等上的进位，
如果要求出3、7、11上的进位，应该怎么写？

如果这样写：C[i+3]=G[i+3]|(G[i+2]&P[i+3])|G[i+1]&P[i+3]&P[i+2])|G[i]&P[i+3]&P[i+2]&P[i+1])；

那我要比较基-2稀疏树和基-4稀疏树的速度，这两种树的不同怎么在代码中体现呢？

高手请指点一下！！！

稀疏树

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-23 09:18 , Processed in 0.014270 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[求助] 稀疏树实现的浮点加法器进位树

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2