clock gating cell约束

shura_1206

report cell看看加入的clock gate的属性，估计是black box，且是一个sequential cell，所以idea network 属性没有propagation。这个原因不清楚，如果你找到了，请分享出来。
除了你说的方法外，还可以在clock gate处再generate一个clock，这样会把clock gate cell看成一个endpoint，从generate clock出分析。或者设置high_fanout_net_pin_capacitance属性。

jr3749352123

ECK到DFF CK pin的delay为什么要屏蔽掉呢？这个延迟可以不做考虑？

buluodaidaitu

学习了

queensmile

我认为这个问题应该是因为没有设置  set_ideal_network 给clock的source点吧。因为不管是手动在RTL中例化的ICG还是DC自己加的ICG，他们的ECK上的ideal_net 都是false的。但是这并不会影响report_timing时register的CK端的  “clock network delay (ideal)” 的情形。这个delay还是会为0的。我猜楼主遇到的问题应该是report_timing -through ICG_CELL/ECK  这样的报告中，在这种report里，确实是会看到ICG cell的delay的。

唐三彩骆驼

我现在也遇到了这个问题，给clock设置了ideal，但是clock_gate不是单输入的，所以clock_gate输出没有ideal属性，而clock_gate后面又有1000多个fanout，导致net cap 特别大，这一块有很大的delay。我现在的做法是在clock_gate后面重新手动设置ideal，但感觉这个方法不太对，看论坛上的大佬们有没有更好的解决方案。

杀手1983

   

唐三彩骆驼 发表于 2020-4-16 21:10
我现在也遇到了这个问题，给clock设置了ideal，但是clock_gate不是单输入的，所以clock_gate输出没有ideal ...

找到合适的解决办法了吗

qigege

   

唐三彩骆驼 发表于 2020-4-16 21:10
我现在也遇到了这个问题，给clock设置了ideal，但是clock_gate不是单输入的，所以clock_gate输出没有ideal ...

我也想知道有啥解决办法，我也遇到了这个问题

0_hila_0

我也遇到同样的问题了，自己在RTL代码中例化的clock gating cell，但是因为后面连了D触发器负载， clock gating中的与门延迟特别大，不知道怎么让DC认为与门是理想单元，时序调整放在后端去做