在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4747|回复: 4

[求助] 若若的请教icfb大牛两个个比较弱智的问题

[复制链接]
发表于 2011-12-1 19:16:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 yxu2006 于 2011-12-1 19:17 编辑

pad和bounding有什么不同啊,具体的应用呢?
就是不明白为在pad上价格bounding啊?
为啥pad_limited 的设计建议用flip_chip 的封装?而不建议用wire_bound 的封装呢?
发表于 2011-12-2 00:59:32 | 显示全部楼层
bounding 是了解芯片和封装的,pad就是芯片上那个连接点
pad limit design 是说芯片的4个边长总和太短,不够放那么多pad,改用flip chip后,pad可以放在芯片里面,自然可以放得比较多一些
发表于 2011-12-2 08:46:53 | 显示全部楼层
这个是bond的意思吧,

pad是io layout上的pad,就是io lib里面的bond pad , 一般是某一层,
比如TSMC的 CB (74) ,  smic的PA(80) ,  即passivation,钝化层,
一般是top metal连上去开个口,

然后封装的时候是用Au(1mil左右 =25um) bond到这个pad上,bond是键合的意思,
因此这个金线叫做bondwire, 现在也可以用Cu(copper)来做了,bondwire的另一头
就是芯片外面的pin(引脚),也就是封装后的结果,

但是注意不是所有的io pad都需要bond到外面的pin(引脚)上,比如CP pad,test pad等,
因为layout上有很多dummypad很正常,

至于pad limited ,也没说一定用flipchip啊, wirebond同样可以pad limited,比如用
stagger IO pad, wirebond 同样可以做BGA等复杂的封装,
不到万不得已,比如成本不care,或者要求速度高,IR-Drop小,是不用flipchip 封装的,
这个要画RDL ,比较复杂
 楼主| 发表于 2011-12-2 10:07:16 | 显示全部楼层
那版主大人可以具体的解释下wire_bound封装和flip_chip的区别
发表于 2011-12-2 12:55:16 | 显示全部楼层
这个看图最清楚, 解释比较累

wirebond是传统的package方式,就是die打bondwire 到pin上 , pin和die本身是背面的,
flipchip 的bond 直接tie到pin上, pin和die是反的,说不清啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 08:44 , Processed in 0.018480 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表