设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 基于Verilog 的几种边沿探测方法的比较
1234下一页
返回列表 发新帖
楼主: chenpenghjh3

[原创] 基于Verilog 的几种边沿探测方法的比较

[复制链接]
发表于 2016-7-30 11:30:00 | 显示全部楼层
很好啊啊啊啊
回复 支持 反对

使用道具 举报

aha007
发表于 2016-7-30 15:47:13 | 显示全部楼层
请问这个的有啥时用价值？
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2016-8-1 13:44:56 | 显示全部楼层
來學習一下!感謝!
回复 支持 反对

使用道具 举报

发表于 2016-8-31 16:44:08 | 显示全部楼层
O(∩_∩)O谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

3058957
发表于 2016-8-31 17:21:37 | 显示全部楼层
写的好
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2016-9-4 11:42:22 | 显示全部楼层
回复 1# chenpenghjh3


    Thanks for sharing
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2016-9-4 17:08:22 | 显示全部楼层
对啊，可以看出什么
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

slsy
发表于 2017-3-14 23:30:20 | 显示全部楼层
下载学习一下~
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2017-3-24 11:04:51 | 显示全部楼层
瞅一瞅~~~~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

crius
发表于 2018-4-19 22:09:38 | 显示全部楼层
感谢分享！！！
回复 支持 反对

使用道具 举报

下一页 »
1234下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-29 11:32 , Processed in 0.019397 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表