Verilog Simulation

read_ljr · 发表于 2011-11-2 23:19:47

您需要登录才可以下载或查看，没有账号？注册

x

如标题，附件里的资料讨论了如何使用cadence进行verilog仿真，虽然该问题看起来比较容易，但是对于刚刚进入模拟电路设计领域的新人来说，应该也是一个很难得问题，希望该资料对模拟集成电路的新人有所帮助！

read_ljr · 发表于 2011-11-2 23:29:46

verilog simulation.part07.rar (488.28 KB, 下载次数: 14 )

moszheng · 发表于 2011-11-3 09:37:01

LZ，你这上传文件压缩包够强大，每包都几百K……

[资料] Verilog Simulation