在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 13107|回复: 11

[讨论] 关于芯片面积的计算

[复制链接]
发表于 2011-10-31 16:27:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问:1.芯片中gate的数量是不是就是DC综合出来之后的Area?
2.这个Area也就是standard cell的数量?3.一个芯片的面积是不是 standard cell的数量 * 每个cell的面积?
4.每个cell的面积是不是可以粗略的按照4个transistor的面积计算?
发表于 2011-10-31 16:56:21 | 显示全部楼层
1。gate数和area不一样吧,一个是数量,一个是面积数值,你要想知道gate数,需要换算
2。和第一问一样吧……很简单,area可以小数点后多少,cell数量可以么?
3。芯片的面积,,,你不考虑PAD么?
4。可以,或者NAND

这些问题,好像坛子里都有问过,或者陈老大的每日一问里有,搜一下看看
 楼主| 发表于 2011-11-2 09:00:41 | 显示全部楼层
回复 2# damonzhao 我在网上找到了一篇这样的日志:
How to calculate gate count?
如何计算gate count?

答案:
以前比较确切地定义是4个transistor为一个gate,
计算整个设计的gate count时,应该先算出(所有standard cell的总面积),再除以(4个transistor的面积)。注意,各种RAM,PLL,ADC,DAC等macro不能算在总面积里

现在人们为了简单,就把一倍驱动能力的,2输入的nand cell的面积认为一个gate的面积,一个nand cell与4个transistor的面积是有一点差别的,但是你一般不容易搞到准确的4个transistor的面积

所以现在的standard cell的gate count就变成(所有standard cell的总面积),再除以(一倍驱动能力的,2输入的nand cell的面积)
可是我觉得用gatecount/每个gate的面积  这公式有点奇怪啊,应该是乘吧????
发表于 2011-11-2 09:13:03 | 显示全部楼层
沙发~~
发表于 2012-3-26 10:37:33 | 显示全部楼层
回复 3# dreamylife


    你是集3的??
 楼主| 发表于 2012-3-27 09:32:16 | 显示全部楼层
回复 5# 小豆丁

我用了别人的照片做头像,头像上这个人可能是集三的
发表于 2012-3-28 01:01:14 | 显示全部楼层
我不知道用综合面积换算成cell数,到底有什么意义?我觉得这种换算只是让别人知道芯片大概的规模而已。
因为这种换算也是很笼统的。
具体的换算是 gate数=area/库中最小与非门面积;
所以这个gate是指的是与非们,当然就是4个集体管了。
但是area的面到底怎么得到呢?有的公司综合使用线负载模型,有的公司不加线负载模型,综合得到的面积当然有差异了。
我们一般不加先负载模型,这样换算成的gate数或许更真实吧。但是我始终觉得说芯片是多少gate,只是向别人说明芯片规模而已。没有什么实际意义。
 楼主| 发表于 2012-3-29 11:00:31 | 显示全部楼层
回复 7# hitten

谢谢你的回答1~
 楼主| 发表于 2012-4-20 10:34:06 | 显示全部楼层
回复 5# 小豆丁


   我是06级集二的
发表于 2012-4-20 11:07:41 | 显示全部楼层
回复 9# dreamylife


    O(∩_∩)O~头像里的人已经和我打过招呼了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-1 15:15 , Processed in 0.030169 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表