设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › Understand Clock Jitter 和 PLL Phase noise 精华文章 ...
12345678910下一页
返回列表 发新帖
楼主: zqsus

[资料] Understand Clock Jitter 和 PLL Phase noise 精华文章

[复制链接]
开业11
发表于 2013-12-24 22:08:49 | 显示全部楼层
下来看看
回复 支持 反对

举报

lsren123
发表于 2014-3-1 14:31:42 | 显示全部楼层
资料不错。。。。。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

williamy
发表于 2014-3-13 14:58:08 | 显示全部楼层
download and watch
回复 支持 反对

举报

founder
发表于 2014-3-13 17:45:30 | 显示全部楼层
回复 1# zqsus

xiexie!
回复 支持 反对

举报

秦时明月sw
发表于 2014-3-13 23:00:32 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

michaeltest
发表于 2014-5-4 16:04:35 | 显示全部楼层
A study of PLL system and loop dynamics
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

bigbigbird
发表于 2014-5-27 21:22:15 | 显示全部楼层
謝謝!!!
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

windwithgone
发表于 2015-3-3 23:45:22 | 显示全部楼层
回复 1# zqsus

顶，谢谢啊！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

hfut633
发表于 2015-3-4 11:39:34 | 显示全部楼层
多谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

christ0426
发表于 2016-2-19 08:53:20 | 显示全部楼层
duoxiefenxiang
回复 支持 反对

举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-5 03:58 , Processed in 0.024918 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表