|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
数字工程师:
A)3年RTL代码经验
B)了解状态机概念
C)具备时序概念,能进行静态时序分析
D)熟悉VCS 或 Verilog
E)可以编写和使用测试平台测试RTL模块
F)可以使用FPGA编程测试逻辑模块.
模拟工程师:
A)B.S Degree in EE or Computer Science. M.S. preferred.
B)Recent experience of designing TFT or STN LCD driver chip is preferred.
C)Aware of most of the issues involved including circuit design, module, glass panel, foundry interface, packaging, ESD design, testing.
D)Familiar with mixed signal design and verification flow.
E)Strong analog design background.
F)2-5 years experience in IC design.
G)Layout experienc(LVS/DRC)
H)Detailed knowledge of reference voltage circuit, dc-dc charge pump circuit, and oscillator circuit design.
I)Familiar with SPICE and mixed-signal simulation tools。
测试工程师:
1.本科以上学历,电子类专业。
2.熟悉Verilog语言,使用Verilog进行简单模块RTL设计;
3.熟悉静态时序分析,FPGA设计和验证流程,具有FPGA开发板调试经验;
4.熟练编写testbench进行模块及系统级验证;
5.熟悉xilinx ISE,synplify,DC等EDA工具;
6.有较强的学习能力、独立工作能力及团队协作能力。
(以上岗位工作地点:深圳南山区科技园)
福利及工作制:
1、双休,七小时工作制。
2、社保、公积金入职即购买,社保买综合险,公积金按10%缴交。
3、每周均有专业培训。
如对此职位有兴趣,简历请投递至:teralane_hr@tlsemi.com。 |
|