设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL 基础资料（华为篇）

1 234 5 6 7 / 7 页下一页

返回列表发新帖

楼主: tangerui

Verilog HDL 基础资料（华为篇）

发表于 2006-12-2 15:20:18 | 显示全部楼层

好啊啊啊阿

回复支持反对

使用道具举报

发表于 2006-12-2 16:46:05 | 显示全部楼层

kankankankankan

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2006-12-4 19:28:16 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2006-12-4 21:06:06 | 显示全部楼层

xian kan kan

回复支持反对

使用道具举报

发表于 2006-12-6 10:29:12 | 显示全部楼层

感谢分享！！！！！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2006-12-6 12:23:51 | 显示全部楼层

看一看,写拉。.....

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2006-12-6 17:26:41 | 显示全部楼层

看看，多谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2006-12-6 20:46:06 | 显示全部楼层

可惜我不能下啊

可惜我不能下啊

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2006-12-23 10:32:17 | 显示全部楼层

除了入门，还有别的吗？

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2006-12-23 19:03:44 | 显示全部楼层

多谢了啊!!!!!!

回复支持反对

使用道具举报

1 234 5 6 7 / 7 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-26 15:12 , Processed in 0.017110 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表