设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 浅析Verilog硬件原语

12 / 2 页

返回列表发新帖

楼主: pm198957

[资料] 浅析Verilog硬件原语

发表于 2011-12-10 22:07:57 | 显示全部楼层

学习了谢谢

回复支持反对

使用道具举报

发表于 2011-12-14 15:55:14 | 显示全部楼层

顶，学习了

回复支持反对

使用道具举报

发表于 2011-12-29 18:29:57 | 显示全部楼层

支持顶

回复支持反对

使用道具举报

发表于 2011-12-29 20:54:50 | 显示全部楼层

顶一下谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-12-29 22:23:59 | 显示全部楼层

thanks!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-5 19:20 , Processed in 0.016030 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表