在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: never_lazy

[资料] 【Soc设计好帮手】Writing_testbenches_using_SystemVerilog

[复制链接]
发表于 2012-3-16 05:36:29 | 显示全部楼层
Thanks.
发表于 2012-3-18 13:21:17 | 显示全部楼层
SystemVerilog没有用过阿,下来看一看!!!
发表于 2012-5-19 21:03:16 | 显示全部楼层
OK!Thank!!!
发表于 2012-6-20 16:01:43 | 显示全部楼层
赚点信元
发表于 2012-8-25 17:21:56 | 显示全部楼层
好东西
发表于 2012-8-26 13:03:38 | 显示全部楼层
这的确是一本好书啊,难得。谢楼主。
发表于 2012-8-26 19:29:08 | 显示全部楼层
楼主,3Q,
正好处于入门,下来看看
发表于 2012-8-29 21:59:15 | 显示全部楼层
看看啊
发表于 2012-8-30 10:20:14 | 显示全部楼层
确实好帮手
发表于 2012-8-30 15:55:04 | 显示全部楼层
谢谢啊啊啊啊啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-20 07:24 , Processed in 0.019771 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表